大葉大學圖書館 |

登入

回首頁

運用似MIPS雙核心處理器實現Pade近似之渦輪碼解碼器 = Imple...

黃立昕

運用似MIPS雙核心處理器實現Pade近似之渦輪碼解碼器 = Implementation of a turbo-code decoder with Pade approximation by using the dual-core MIPS-like processor

紀錄類型:	書目-語言資料,印刷品 : 單行本
並列題名:	Implementation of a turbo-code decoder with Pade approximation by using the dual-core MIPS-like processor
作者:	黃立昕,
出版地:	彰化縣大村鄉
出版者:	大葉大學;
出版年:	2010
版本:	初版
面頁冊數:	54葉 : 圖, 表 ; 30x22公分;
標題:	電機工程 -
書目、索引、附錄等註:	參考書目 : 葉52-54
ISBN:	精裝贈送
中國圖書分類法:	EE-99

運用似MIPS雙核心處理器實現Pade近似之渦輪碼解碼器 = Implementation of a turbo-code decoder with Pade approximation by using the dual-core MIPS-like processor
黃, 立昕

運用似MIPS雙核心處理器實現Pade近似之渦輪碼解碼器 = Implementation of a turbo-code decoder with Pade approximation by using the dual-core MIPS-like processor / 黃立昕撰 - 初版. - 彰化縣大村鄉 : 大葉大學, 2010. - 54葉 ; 圖, 表 ; 30x22公分.
參考書目 : 葉52-54.
電機工程

運用似MIPS雙核心處理器實現Pade近似之渦輪碼解碼器 = Implementation of a turbo-code decoder with Pade approximation by using the dual-core MIPS-like processor
LDR:00626nam1 2200181 450 001 317686
010 0 $b 精裝 $d 贈送
100 $a 20100705d m y0chib
101 0 $a chi
102 $a tw
105 $a
200 1 $a 運用似MIPS雙核心處理器實現Pade近似之渦輪碼解碼器 $f 黃立昕撰 $d Implementation of a turbo-code decoder with Pade approximation by using the dual-core MIPS-like processor
205 $a 初版
210 $a 彰化縣大村鄉 $c 大葉大學 $d 2010
215 0 $a 54葉 $d 30x22公分 $c 圖, 表
314 $a 指導教授 : 陳慶順
320 $a 參考書目 : 葉52-54
606 # $a 電機工程 $2 csh $3 337509
681 $a EE-99
700 1 $a 黃 $b 立昕 $4 撰 $3 338261
801 0 $a tw $b DYU $g CCR