張思恩

多層次快取記憶體架構效能分析與設計之研究=a study of multi-level cache hierarchies performance analysis and design by: 中原大學資訊工程學系; 張思恩 (微縮資料)

鈍級純量處理機指令安排之研究=a study of instruction schedulling in superscalar processers by: 中原大學資訊工程學系; 張思恩 (微縮資料) , [著]

多層次快取記憶體架構效能分析的快速模擬方法之研究=the development of efficient simulation methods for multi-level ... by: 中原大學資訊管理學系; 張思恩 (微縮資料) , [著]