大葉大學圖書館 |

登入

回首頁

多層次快取記憶體架構效能分析與設計之研究=a study of mult...

中原大學資訊工程學系

多層次快取記憶體架構效能分析與設計之研究=a study of multi-level cache hierarchies performance analysis and design

多層次快取記憶體架構效能分析與設計之研究=a study of multi-level cache hierarchies performance analysis and design
張思恩

多層次快取記憶體架構效能分析與設計之研究=a study of multi-level cache hierarchies performance analysis and design / 張思恩 ; 中原大學資訊工程學系 - 台北市 : 科學技術資料中心 - 108頁.
NSC84-2213-E033-007.
資訊科學

多層次快取記憶體架構效能分析與設計之研究=a study of multi-level cache hierarchies performance analysis and design
LDR:00493nhm 2200145 450 001 87206
009 8809325
100 $a 20100607 0chiy0900 e
101 $a chi
102 $a tw
200 1 $a 多層次快取記憶體架構效能分析與設計之研究=a study of multi-level cache hierarchies performance analysis and design $f 張思恩 $g 中原大學資訊工程學系
210 $a 台北市 $c 科學技術資料中心
215 $a 108頁
300 $a NSC84-2213-E033-007
606 $a 資訊科學 $3 2628
700 $a 張思恩 $3 63071
712 $a 中原大學資訊工程學系 $3 62130
801 1 $a TW $b 大葉大學 $c 19991007
801 1 $a TW $b 大葉大學 $c 19991104