一種減少狀態數腓特比解碼器的積骿電路設計(ii)=ic design o...
台灣大學電機工程學系

 

  • 一種減少狀態數腓特比解碼器的積骿電路設計(ii)=ic design of a reduced-states viterbi decoder (ii)
  • 紀錄類型: 微縮資料 : 單行本
    其他作者: 林茂昭
    團體作者: 台灣大學電機工程學系
    出版地: 台北市
    出版者: 科學技術資料中心;
    出版年: 1993
    面頁冊數: 47頁 : 11x15公分;
    附註: NSC82-0404-E002-225
館藏
  • 1 筆 • 頁數 1 •
 
804448000000593 三樓視聽資料區 3.不外借 微縮資料 MF 448 XXXX 1.一般(Normal) 在架 0
  • 1 筆 • 頁數 1 •
評論
Export
取書館別
 
 
變更密碼
登入