大葉大學圖書館 |

語系: 繁體中文

說明(常見問題)

登入

回首頁

切換: 標籤 | MARC模式 | ISBD

通訊處理器之核心之可測性設計方法

~

吳誠文

通訊處理器之核心之可測性設計方法

紀錄類型:	微縮資料 : 單行本
作者:	蘇持平
其他作者:	吳誠文
出版地:	台北市
出版者:	國科會科學技術資料中心;
面頁冊數:	92頁 : 11x15公分;
標題:	電機工程 -
附註:	MOE86-0002-853929

通訊處理器之核心之可測性設計方法
蘇持平

通訊處理器之核心之可測性設計方法 / 蘇持平撰 ; 吳誠文指導 - 台北市 : 國科會科學技術資料中心 - 92頁 ; 11x15公分.
MOE86-0002-853929.
電機工程

吳誠文

通訊處理器之核心之可測性設計方法
LDR:00365nhm 2200133 450 001 104787
009 8907772
100 $a 20100607 0chiy0900 e
101 $a chi
102 $a tw
200 1 $a 通訊處理器之核心之可測性設計方法 $f 蘇持平撰 $g 吳誠文指導
210 $a 台北市 $c 國科會科學技術資料中心
215 $a 92頁 $d 11x15公分
300 $a MOE86-0002-853929
606 $a 電機工程 $3 9918
700 $a 蘇持平 $4 撰 $3 94045
702 $a 吳誠文 $4 指導 $3 60337
801 1 $a TW $b 大葉大學 $c 20000518

筆 0 讀者評論

館藏

1 筆 • 頁數 1 •
1

典藏地名稱

館藏流通類別

833448000000092

三樓視聽資料區

3.不外借

微縮資料

MF 448 4451

1.一般(Normal)

限閱(視聽區)

0

1 筆 • 頁數 1 •
1

評論

新增評論分享你的心得

Export

取書館別

變更密碼

登入