大葉大學圖書館 |

語系: 繁體中文

說明(常見問題)

登入

回首頁

切換: 標籤 | MARC模式 | ISBD

sa-100微處理器之指令快取記憶體管理單元、資料寫回緩衝器之架構設計及...

~

王岳宜

sa-100微處理器之指令快取記憶體管理單元、資料寫回緩衝器之架構設計及硬體描述語言實行

紀錄類型:	微縮資料 : 單行本
作者:	王岳宜
出版地:	台北市
出版者:	國科會科學技術資料中心;
面頁冊數:	90頁 :
標題:	資訊科學 -
附註:	MOE87-0007-8617503；吳全臨指導教授

sa-100微處理器之指令快取記憶體管理單元、資料寫回緩衝器之架構設計及硬體描述語言實行
王岳宜

sa-100微處理器之指令快取記憶體管理單元、資料寫回緩衝器之架構設計及硬體描述語言實行 / 王岳宜撰 - 台北市 : 國科會科學技術資料中心 - 90頁.
MOE87-0007-8617503；吳全臨指導教授.
資訊科學

sa-100微處理器之指令快取記憶體管理單元、資料寫回緩衝器之架構設計及硬體描述語言實行
LDR:00432nhm 2200133 450 001 129476
009 9002177
100 $a 20100607 0chiy0900 e
101 $a chi
102 $a tw
200 1 $a sa-100微處理器之指令快取記憶體管理單元、資料寫回緩衝器之架構設計及硬體描述語言實行 $f 王岳宜撰
210 $a 台北市 $c 國科會科學技術資料中心
215 $a 90頁
300 $a MOE87-0007-8617503；吳全臨指導教授
606 $a 資訊科學 $3 2628
700 $a 王岳宜 $4 撰 $3 118879
801 1 $a TW $b 大葉大學 $c 20010131

筆 0 讀者評論

館藏

1 筆 • 頁數 1 •
1

典藏地名稱

館藏流通類別

833312900000449

三樓視聽資料區

3.不外借

微縮資料(microform)

MF 312.9 1073

1.一般(Normal)

限閱(視聽區)

0

1 筆 • 頁數 1 •
1

評論

新增評論分享你的心得

Export

取書館別

變更密碼

登入