大葉大學圖書館 |

言語: 日文

ログイン

ホームページ

スイッチ: ラベル | MARC形式 | 国際標準書誌記述(ISBD)

通訊處理器之核心之可測性設計方法

~

吳誠文

通訊處理器之核心之可測性設計方法

レコード種別:	マイクロフィルム : モノグラフ
著者:	蘇持平
副次的な著作責任 :	吳誠文
出版地:	台北市
出版された:	國科會科學技術資料中心;
記述:	92頁 : 11x15公分;
主題:	電機工程 -
注記:	MOE86-0002-853929

通訊處理器之核心之可測性設計方法
蘇持平

通訊處理器之核心之可測性設計方法 / 蘇持平撰 ; 吳誠文指導 - 台北市 : 國科會科學技術資料中心 - 92頁 ; 11x15公分.
MOE86-0002-853929.
電機工程

吳誠文

通訊處理器之核心之可測性設計方法
LDR:00365nhm 2200133 450 001 104787
009 8907772
100 $a 20100607 0chiy0900 e
101 $a chi
102 $a tw
200 1 $a 通訊處理器之核心之可測性設計方法 $f 蘇持平撰 $g 吳誠文指導
210 $a 台北市 $c 國科會科學技術資料中心
215 $a 92頁 $d 11x15公分
300 $a MOE86-0002-853929
606 $a 電機工程 $3 9918
700 $a 蘇持平 $4 撰 $3 94045
702 $a 吳誠文 $4 指導 $3 60337
801 1 $a TW $b 大葉大學 $c 20000518

～に基づいて 0 論評

所藏資料

1 レコード • ページ 1 •
1

[NT 5000115] Inventory Number

所在地名称

一般資料表示

833448000000092

三樓視聽資料區

3.不外借

微縮資料(microform)

MF 448 4451

1.一般(Normal)

[NT 15000103] null

0

1 レコード • ページ 1 •
1

論評

論評を追加あなたの考えを共有してください。

Export

受取館

パスワードを変更する

ログイン